MIT 엔지니어들은 컴퓨터 칩 위에 원자적으로 얇은 트랜지스터를 "성장"시킵니다.

MIT 뉴스 오피스 웹사이트에서 다운로드할 수 있는 이미지는 Creative Commons Attribution Non-Commercial No Derivatives 라이센스에 따라 비영리 단체, 언론 및 일반 대중에게 제공됩니다. 제공된 이미지를 크기에 맞게 자르는 것 외에는 변경할 수 없습니다. 이미지를 복제할 때는 크레디트 라인을 사용해야 합니다. 아래에 제공되지 않은 경우 이미지를 "MIT"로 표시하십시오.

이전 이미지 다음 이미지

자연스러운 인간 언어를 생성하는 챗봇과 같은 새로운 AI 애플리케이션에는 더 밀도 있고 강력한 컴퓨터 칩이 필요합니다. 그러나 반도체 칩은 전통적으로 박스형 3D 구조인 벌크 재료로 만들어졌기 때문에 더 조밀한 통합을 위해 여러 층의 트랜지스터를 적층하는 것은 매우 어렵습니다.

그러나 두께가 원자 3개 정도에 불과한 초박형 2D 재료로 만든 반도체 트랜지스터를 쌓아서 더 강력한 칩을 만들 수 있습니다. 이를 위해 MIT 연구원들은 완전히 제작된 실리콘 칩 바로 위에 직접 2D 전이금속 디칼코게나이드(TMD) 물질 층을 효과적이고 효율적으로 "성장"하여 밀도 높은 통합을 가능하게 하는 새로운 기술을 시연했습니다.

실리콘 CMOS 웨이퍼에 직접 2D 재료를 성장시키는 것은 프로세스에 일반적으로 약 섭씨 600도의 온도가 필요한 반면, 실리콘 트랜지스터와 회로는 400도 이상 가열되면 파손될 수 있기 때문에 큰 문제가 되었습니다. 이제 MIT 연구진의 학제간 팀은 칩을 손상시키지 않는 저온 성장 공정을 개발했습니다. 이 기술을 사용하면 2D 반도체 트랜지스터를 표준 실리콘 회로 위에 직접 통합할 수 있습니다.

과거에 연구자들은 다른 곳에서 2D 재료를 성장시킨 다음 이를 칩이나 웨이퍼로 옮겼습니다. 이로 인해 최종 장치 및 회로의 성능을 저해하는 결함이 발생하는 경우가 많습니다. 또한 웨이퍼 규모에서는 재료를 원활하게 전달하는 것이 매우 어려워집니다. 대조적으로, 이 새로운 공정은 전체 8인치 웨이퍼에 걸쳐 부드럽고 매우 균일한 층을 성장시킵니다.

새로운 기술은 또한 이러한 재료를 성장시키는 데 걸리는 시간을 크게 줄일 수 있습니다. 이전 접근 방식에서는 2D 재료의 단일 레이어를 성장하는 데 하루 이상이 걸렸지만, 새로운 접근 방식에서는 전체 8인치 웨이퍼에 걸쳐 1시간 이내에 TMD 재료의 균일한 레이어를 성장시킬 수 있습니다.

빠른 속도와 높은 균일성으로 인해 새로운 기술을 통해 연구원들은 이전에 시연된 것보다 훨씬 더 큰 표면에 2D 재료 층을 성공적으로 통합할 수 있었습니다. 이로 인해 그들의 방법은 8인치 이상의 웨이퍼가 중요한 상업용 응용 분야에 사용하기에 더 적합합니다.

"2D 재료를 사용하는 것은 집적 회로의 밀도를 높이는 강력한 방법입니다. 우리가 하고 있는 일은 다층 건물을 짓는 것과 같습니다. 기존의 경우처럼 한 층만 있으면 많은 사람을 수용할 수 없습니다. 하지만 "층이 더 많아지면 건물에 더 많은 사람이 수용되어 놀라운 새로운 일을 가능하게 할 것입니다. 우리가 작업하고 있는 이종 통합 덕분에 우리는 실리콘을 1층으로 두고 그 위에 직접 통합된 2D 재료로 된 여러 층을 가질 수 있습니다." 전기 공학 및 컴퓨터 과학 대학원생이자 이 새로운 기술에 관한 논문의 공동 저자인 Jiadi Zhu는 말합니다.

Zhu는 MIT 박사후 연구원인 공동 저자인 박지훈과 함께 논문을 썼습니다. 교신 저자 Jing Kong, 전기 공학 및 컴퓨터 과학(EECS) 교수이자 전자 연구소 회원; EECS 교수이자 MTL(Microsystems Technology Laboratories) 소장인 Tomás Palacios; MIT, MIT Lincoln Laboratory, Oak Ridge National Laboratory 및 Ericsson Research의 다른 연구원들도 있습니다. 이 논문은 오늘 Nature Nanotechnology에 게재되었습니다.

엄청난 잠재력을 지닌 슬림 소재